2006年电子科大毕业；前Verisilicon Senior Staff Engineer；数字电路前端设计从业14年；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），CNN神经网络加速器IP设计。参与7颗ASIC/SOC芯片设计（量产3颗）。目前申请3篇国家发明专利。